José Edinson Aedo

发表

La impedancia de secuencia negativa como indicador de falla en motores de inducción

Fernando Villada, Diego Raúl Cadavid, Esteban Velilla, 2010 .

Analizador lógico de tiempos implementado en arquitectura digital reprogramable

Rubén Darío Nieto, Álvaro Bernal, José Edinson Aedo, 2005 .

The negative sequence impedance as fault indicator in induction motors

Fernando Villada, Diego Raúl Cadavid, Esteban Velilla, 2010 .

UML2SC: Herramienta para el diseño de sistemas electrónicos complejos utilizando los lenguajes UML y SystemC UML2SC: A tool for developing complex electronic systems using UML and SystemC

Danny Munera, Blanca Alicia Correa, Juan Fernando Eusse, 2009 .

Low Power Design Techniques for Wireless Sensor Networks

Natalia Gaviria, José Edinson Aedo, Johnny A. Aguirre, 2011 .