文
论文分享
演练场
杂货铺
论文推荐
字
编辑器下载
登录
注册
Y. Nakajima
发表
A 12-ns 8-Mbyte DRAM secondary cache for a 64-bit microprocessor
I. Naritake, T. Murotani, T. Okuda, 1999, IEEE Journal of Solid-State Circuits.