손윤식

发表

회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계

정정화, 신택균, 손윤식, 2001 .

역방향 마스크 기법에 의한 고속 경로 지연고장 시뮬레이션

임인칠, 김익수, 이광훈, 1994 .

스마트 크로스 플랫폼을 위한 스마트 가상기계의 설계 및 구현

한성민, 이양선, 손윤식, 2013 .

Boundary - Scan 방식을 이용한 인쇄회로기판 테스트

이재선, 김윤홍, 임인철, 1992 .

BiCMOS 회로에서의 Stuck-open 고장 검출을 위한 테스터블 설계 ( Testable Design for Detection of Stuck-open Faults in BiCMOS Circuits )

임인칠, 이재웅, 신재흥, 1994 .

부가선을 이용한 의사 exhaustive 테스터블 PLA 설계

임인칠, 정준모, 이재민, 1994 .

자바 시큐어 코딩

오세만, 손윤식, 2010 .

저 전력소모와 높은 테스트용이성을 위한 새로운 논리 변환 방법

정정화, 손윤식, 2003 .

경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성

박준, 신재흥, 류형근, 1993 .

모바일 게임 콘텐츠의 터치스크린 인터페이스 자동 생성 기법

오세만, 박지우, 손윤식, 2005 .

경로지연고장의 효율적인 동시성 고장시뮬레이션

임인칠, 박준, 신재흥, 1993 .

오프라인 회의 기록 지원시스템을 위한 화자 인식 기법

정진우, 손윤식, 박한무, 2007 .

BiCMOS 회로에서의 Stuck-open 고장 검출을 위한 테스터블 설계

임인칠, 이재웅, 정준모, 1994 .

추상 구문 트리에서 시멘틱 트리로의 변환

오세만, 손윤식, 고석훈, 2005 .

사물인터넷 장비를 이용한 도난방지 시스템의 설계 및 구현

이양선, 오용석, 손윤식, 2017 .

저전력 입출력을 위한 반복적인 버스반전 부호화

정정화, 손윤식, 정덕기, 1998 .

VLSI 회로내의 RPR 고장의 검출을 위한 2-Phase 혼합모드 내장 자체 테스트 기법 ( 2-Phase Mixed-Mode BIST For the Detection of RPR Faults in VLSI Circuits )

임인칠, 임재우, 정정화, 1997 .

내장 자체 테스트를 위한 프로그래머블 공간 응답 압축기 설계 ( The Design Technique Or Programmable Space Response Compactors for BIST )

임인칠, 임재우, 이종원, 1996 .

스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST

정정화, 문정욱, 손윤식, 2003 .

단일 입력 변환을 이용한 가중화 랜덤 로버스트 지연 테스트 생성기 ( A Weighted Random Robust Delay Test Generator Using the Single Input Change )

임인칠, 이광훈, 정준모, 1996 .

대규모 배열논리 설계에 효과적인 고속 다이나믹 CMOS PLA

임인칠, 정준모, 김윤홍, 1992 .

Boundary 스캔 구조를 이용한 효율적인 테스트 패턴 인가 방식 ( An Efficient Test Pattern Application Method Using Boundary-Scan Architecture )

임인칠, 이재선, 신재흥, 1993 .

임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing )

임인칠, 박준, 신재흥, 1993 .

1-out-of-n 코드의 CMOS 완전자체검증 검사기 설계

임인칠, 강석주, 신재흥, 1993 .

ATM망의 멀티미디어 데이터 처리를 위한 가입자단 플랫폼

손윤식, 김윤홍, 2005 .

이벤트 구동 방식 프로그램을 위한 동적 테스트 도구의 설계

오세만, 박지우, 손윤식, 2010 .

BiCMOS 회로의 게이트 레벨 회로 변환을 이용한 Stuck-Open 고장 검출

임인칠, 이재민, 이광훈, 1995 .

BiCMOS를 이용한 효율적인 고속 전가산기 설계

신재흥, 김윤홍, 김장원, 1993 .

테스트 스케줄링을 이용한 VLSI 회로의 스캔 테스터블 설계

임인칠, 이재선, 강석주, 1993 .

부가선을 이용한 의사 exhaustive 테스터블 PLA 설계 ( Pseudo Exhaustive Testable PLA Design using the Extra lines )

임인칠, 이재민, 이광훈, 1994 .

C 언어를 JAVA 언어로 변환하기 위한 클러스터링 기법

오세만, 박지우, 손윤식, 2009 .

저전력 소모와 테스트 용이성을 고려한 회로 설계

이종원, 임인칠, 정정화, 1998 .

조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits )

임인칠, 김중규, 이광훈, 1995 .

시멘틱 트리를 이용한 2단계 코드 생성

오세만, 손윤식, 2005 .

전류 테스팅 기법을 이용한 CMOS 회로의 고장 검출 및 위치 결정

임인칠, 김중규, 이광훈, 1995 .

Built-In 자체 테스트 기법을 이용한 비디오램의 효율적인 고장 검출 ( Efficient Fault Detection for Video RAMs Using Built-In Self-Testing Techniques )

임인칠, 김익수, 정준모, 1994 .

중소기업 및 소상공인을 위한 지능형 유명인 추천 시스템의 설계

정준호, 오세만, 최광훈, 2015 .

역방향 마스크 기법에 의한 고속 경로 지연고장 시뮬레이션 ( High-Speed Path Delay Fault Simulation by a Backward Masking Technique )

임인칠, 김익수, 이재웅, 1994 .

1-out-of-n 코드의 CMOS 완전자체검증 검사기 설계 ( Design of CMOS Totally Self-Checking Checkers for 1-out-of-n Codes )

임인칠, 강석주, 신재흥, 1993 .

저전력 소모와 테스트 용이성을 고려한 회로 설계 ( A Study on Low Power and Design-For-Testability Techniques of Digital IC )

이종원, 임인칠, 정정화, 1998 .

저전력 입출력을 위한 반복적인 버스반전 부호화 ( Recursive Bus-Invert Coding for Low-Power I / O )

정정화, 손윤식, 정덕기, 1998 .

2-패턴 테스트를 고려한 스캔 기반 BIST 구조

정정화, 손윤식, 2003 .

모바일 애플리케이션을 위한 보안약점 구조화 기법에 대한 연구

오세만, 손윤식, 2011 .

VoDSL 서비스에 최적화된 ATM SAR 프로세서

정정화, 손윤식, 2003 .

소스 레벨 콘텐츠 변환기를 이용한 GNEX C-to-Android Java 변환기의 설계 및 구현

오세만, 이양선, 손윤식, 2010 .

경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성 ( Mixed-level Test Generation for CMOS Circuits using Path Algebra )

임인칠, 박준, 신재흥, 1993 .

VLSI 회로내의 RPR 고장의 검출을 위한 2-Phase 혼합 모드 내장 자체 테스트 기법

임인칠, 임재우, 정정화, 1997 .

내장 자체 테스트를 위한 프로그래머블 공간 응답 압축기 설계

임인칠, 이종원, 정준모, 1996 .