文
论文分享
演练场
杂货铺
论文推荐
字
编辑器下载
登录
注册
M. Saito
发表
A 3.8-ns CMOS 16*16-b multiplier using complementary pass-transistor logic
Kazuo Yano, Akihiro Shimizu, Katsuhiro Shimohigashi, 1990 .