신재흥

发表

논리 게이트 모델링을 이용한 다이나믹 CMOS 회로의 테스트 생성 알고리듬

임인칠, 박경훈, 고영만, 1991 .

역방향 마스크 기법에 의한 고속 경로 지연고장 시뮬레이션

임인칠, 김익수, 이광훈, 1994 .

BiCMOS 회로에서의 Stuck-open 고장 검출을 위한 테스터블 설계 ( Testable Design for Detection of Stuck-open Faults in BiCMOS Circuits )

임인칠, 이재웅, 신재흥, 1994 .

부가선을 이용한 의사 exhaustive 테스터블 PLA 설계

임인칠, 정준모, 이재민, 1994 .

논리 게이트 모델링을 이용한 다이나믹 Cmos 회로의 테스트 생성 알고리듬 ( A Test Generation Algorithm For Dynamic Cmos Logic Circuits Using Logic Gate Modeling )

임인칠, 박경훈, 고영만, 1991 .

전류 센서를 이용한 디지탈 논리 회로의 고장 검출 ( On the Detection of Faults on Digital Logic Circuits using Current Sensor )

임인칠, 신재흥, 1996 .

경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성

박준, 신재흥, 류형근, 1993 .

경로지연고장의 효율적인 동시성 고장시뮬레이션

임인칠, 박준, 신재흥, 1993 .

공통 에미터 배열을 이용한 고속 full-swing BICMOS 논리회로 설계 ( Design of a High Speed Full-Swing Bi CMOS Logic Circuit Using Common-Emitter Configuration )

임인칠, 박경훈, 박상욱, 1991 .

내장 자체 테스트를 위한 프로그래머블 공간 응답 압축기 설계 ( The Design Technique Or Programmable Space Response Compactors for BIST )

임인칠, 임재우, 이종원, 1996 .

BiCMOS 회로의 Stuck - Open 고장과 Stuck - On 고장 검출을 위한 테스트 패턴 생성

임인칠, 신재흥, 1997 .

Boundary 스캔 구조를 이용한 효율적인 테스트 패턴 인가 방식 ( An Efficient Test Pattern Application Method Using Boundary-Scan Architecture )

임인칠, 이재선, 신재흥, 1993 .

전류 경로 그래프를 이용한 BiCMOS회로의 단락고장 검출 ( On the Detection of Short Faults in BiCMOS Circuits using Current Path Graph )

임인칠, 신재흥, 1996 .

Built-In 자체 테스트 방식을 이용한 반도체 메모리의 기능 고장 검출 ( Fuctional Testing of Semiconductor Memories using Built-In Self-Testing method )

임인칠, 박경훈, 박상욱, 1991 .

다이나믹 Cmos Pla의 Built-In 테스트 방식 ( A Built-In Testing Method for Dynamic Cmos Pla’s )

임인칠, 고영만, 박상욱, 1991 .

임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing )

임인칠, 박준, 신재흥, 1993 .

고밀도 Pla를 위한 최적화 설계 알고리듬 ( An Algorithm for Optimal Design of High Density Programmable Logic Arrays )

임인칠, 박경훈, 박상욱, 1991 .

고밀도 Pla 설계를 위한 효율적인 겹침 알고리즘 ( An Efficient Folding Algorithm for the Design of High Density Pla )

임인칠, 박경훈, 신재흥, 1990 .

게이트 레벨 천이고장을 이용한 BiCMOS 회로의 Stuck-Open 고장 검출 ( Detection of Stuck-Open Faults in BiCMOS Circuits using Gate Level Transition Faults )

임인칠, 신재흥, 1995 .

1-out-of-n 코드의 CMOS 완전자체검증 검사기 설계

임인칠, 강석주, 신재흥, 1993 .

BiCMOS를 이용한 효율적인 고속 전가산기 설계

신재흥, 김윤홍, 김장원, 1993 .

테스트 스케줄링을 이용한 VLSI 회로의 스캔 테스터블 설계

임인칠, 이재선, 강석주, 1993 .

Boundary Scan 방식을 이용한 테스터블 Board 설계 ( A Testable Board Design Using the Boundary Scan Test Method )

임인칠, 신재흥, 김윤흥, 1991 .

부가선을 이용한 의사 exhaustive 테스터블 PLA 설계 ( Pseudo Exhaustive Testable PLA Design using the Extra lines )

임인칠, 이재민, 이광훈, 1994 .

조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits )

임인칠, 김중규, 이광훈, 1995 .

전류 테스팅 기법을 이용한 CMOS 회로의 고장 검출 및 위치 결정

임인칠, 김중규, 이광훈, 1995 .

Built-In 자체 테스트 기법을 이용한 비디오램의 효율적인 고장 검출 ( Efficient Fault Detection for Video RAMs Using Built-In Self-Testing Techniques )

임인칠, 김익수, 정준모, 1994 .

역방향 마스크 기법에 의한 고속 경로 지연고장 시뮬레이션 ( High-Speed Path Delay Fault Simulation by a Backward Masking Technique )

임인칠, 김익수, 이재웅, 1994 .

1-out-of-n 코드의 CMOS 완전자체검증 검사기 설계 ( Design of CMOS Totally Self-Checking Checkers for 1-out-of-n Codes )

임인칠, 강석주, 신재흥, 1993 .

Built-In 자체 테스트 방식을 이용한 PLA 설계 ( A Testable PLA Design Using Built-In Self-Testing Techniques )

임인칠, 신재흥, 김윤흥, 1991 .

BiCMOS 회로의 고장 검출을 위한 테스트 패턴 생성

신재흥, 이복용, 김일남, 2003 .

경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성 ( Mixed-level Test Generation for CMOS Circuits using Path Algebra )

임인칠, 박준, 신재흥, 1993 .