새로운 조합논리회로의 성능최적화를 위한 알고리듬

조합논리회로의 성능최적화를 위한 새로운 알고리듬을 제안한다. 즉 회로의 임계경로 지연시간을 줄여주기 위하여 회로 고장검출에서 쓰여져 왔던 redundancy 개념을 확대한 P-path redundancy 개념을 새로 도입하여 임계경로의 side input들의 redundancy를 제거함으로서 임계경로 지연시간이 최소화된 회로를 얻을 수 있다 또한 본 논문에서 제안된 방법은 논리회로 합성시의 기술독립적인(technology independent) 단계에서 뿐만 아니라 기술중속적인(technology dependent)단계에서도 적용이 가능하며 특정 delay model에 구애를 받지 않는다.