Power-Clock-Gating in adiabatischen Logikschaltungen