VHDL를 이용한 디지털 계전 알고리즘 구현에 관한 연구