Etude du comportement physique et électrique de dispositifs 0. 2 µm en technologie silicium sur isolant

Jusqu'a ces dernieres annees, la technologie sur silicium sur isolant n'a ete developpee que dans le cadre d'applications specifiques. Aujourd'hui, au vue de l'interet grandissant porte aux technologies destinees aux applications basse consommation et basse tension, le soi devient de plus en plus attractif comme future technologie vlsi/cmos. Les avantages de cette technologie sont desormais bien connus : augmentation de la vitesse des dispositifs et de la densite d'integration des circuits, isolation dielectrique totale, reduction des capacites de jonctions, tenue aux irradiations. Cette nouvelle tendance technologique necessite le developpement de modeles compacts et continus incluant tous les effets parasites lies a la reduction de la longueur du canal. Cette these s'inscrit dans ce cadre de recherche. Ce memoire presente un modele de transistor mos valide pour trois types de dispositifs. En effet, comme la base de notre modele est tire de la physique du mosfet, il est applicable non seulement aux transistors soi partiellement depletes mais aussi aux transistors mos sur silicium massif ainsi qu'aux transistors a tension de seuil dynamique, encore appeles dtmos. Le courant de drain est exprime par une equation unique et continue valide dans tous les regimes de fonctionnement du transistor, dans laquelle tous les effets physiques associes aux dispositifs submicroniques sont pris en compte. De plus, l'effet de substrat inherent aux dispositifs soi partiellement depletes est egalement modelise. Le resultat conduit a une description precise du comportement des dispositifs et de circuits de faible complexite issus de technologies allant jusqu'a 0. 18 m.