A high performance single chip processing unit for parallel processing and data acquisition systems
暂无分享,去创建一个
Raffaele Tripiccione | Piero Vicini | A. Fucci | C. Battista | Simone Cabasino | R. Sarno | G. M. Todesco | M. Torelli | Nicola Cabibbo | G. Bastianello | W. Tross | J. Pech | Francesco Marzano | F. Marzano | P. Vicini | N. Cabibbo | R. Tripiccione | A. Fucci | S. Cabasino | P. Paolucci | M. Torelli | A. Lai | J. Pech | R. Sarno | G. Todesco | W. Tross | P. Paolucci | R. Borgognoni | A. Lai | C. Battista | G. Bastianello | R. Borgognoni
[1] David A. Patterson,et al. Computer Architecture: A Quantitative Approach , 1969 .