Un algorithme de gestion de collision efficace pour un NoC déployé sur multi-FPGA

Les plateformes multi-FPGA sont les solutions les plus prometteuses pour l'emulation de MPSoCs (Multi-Processor System-on-Chip) a base de NoC (Network-on-Chip). Le deploiement d'un NoC de grande taille sur une plateforme multi-FPGA necessite la mise en place d'interfaces pour la communication inter-FPGA. Des goulots d'etranglements apparaissent, ralentissant fortement les performances du systeme. Dans ce travail, nous proposons un algorithme de gestion de collision permettant de supprimer ces goulots d'etranglement. L'algorithme de gestion de collision est base sur l'algorithme de backoff utilise dans les reseaux informatiques. L'architecture proposee est constituee d'un point d'acces (AP) qui verifie la disponibilite des liens externes ainsi qu'un bloc de controle qui gere les acces multiples vers l'AP. Differentes experimentations integrant l'algorithme et l'architecture proposee sur le NoC Hermes ont ete realisees sur FPGA Virtex6. Les resultats de timing et ressources montrent l'efficacite de la solution proposee par rapport aux methodes traditionnelles et ceci sans augmentation significative des ressources du FPGA.