CYOS: Scheduling in a Continuous Area-Time Design Space

Operation scheduling and hardware allocation are the two most important phases in the synthesis of circuits from behavioral descriptions. This paper presents CYOS (CYcle time Optimizer and Scheduler), a new approach to the scheduling of operations in data-path synthesis. The main contribution consists in confronting the problem in its broadest sense, exploring both time and space as continuous variables of the design space. Cycle time is also one of the variables explored and optimized by CYOS. A simulated annealing based algorithm has been chosen to search through the area-time design space. Cost function, movements, and the structure of the algorithm are described. Results obtained from several known benchmarks show that solutions efficient in area, time, and cycle time can be obtained with a reasonable CPU time. Resum La planificacio d’operacions i l’assignació de recursos són les dues fases més importants dins del procés de síntesi automàtica de circuits partint d’una especificació de comportament. Aquest report descriu CYOS (CYcle time Optimizer and Scheduler), una nova proposta a la planificació d’operacions en la síntesi de camins de dades. La principal contribució d’aquest report consisteix en abordar el problema en el seu sentit més ampli, explorant alhora el temps i l’ àrea com a variables continues en l’espai de disseny. El temps de cicle és també una de les variables examinades i optimizades per CYOS. S’utilitza un algorisme basat en el recuit simulat per cercar en l’espai àrea-temps. Es descriu la funció de cost, moviments i l’estructura de l’algorisme. Els resultats obtinguts per CYOS mostren que es poden trobar solucions eficients en temps, àrea i temps de cicle amb un cost de CPU raonable.