Vérification d'exigences d'un modèle SysML

Verification formelle du modele SysML du pacemaker qui sert d'etude de cas au long de l'ouvrage.