고속 시리얼 링크를 위한 수신기 유무 판별 회로의 구현