BDD를 이용한 멀티플렉서 구조 FPGA에 대한 테크놀로지 매핑

본 논문은 BDD(Binary Decision Diagram)을 이용한 멀티플렉서 구조 FPGA의 테크놀로지 매핑 알고리즘을 기술한다. 제안된 알고리즘에서는 대상회로와 논리 모듈이 구현 가능한 회로를 BDD로 모델링하여 그 모델링된 BDD사이의 매칭을 수행한다. BDD 구성시에 depth와 fanout을 함께 고려한 배열 순서를 사용하여 대상 함수에 대한 BDD의 크기를 줄이고 매핑되는 논리 모듈을 줄이며, 매핑된 논리 모듈들중 하나의 논리 모듈로 구현가능한 논리 모듈들을 병합시켜 최종 매핑된 논리 모듈의 수를 줄인다.