관계행열을 이용한 회로의 의사-전체검사 패턴 생성 ( Generation of Pseudo-exhaustive Test Patterns Using D ( N ) for the Circuit Under Test )