Signal transport control for single-electron DOMINO logic circuit

本研究では未だに最適なアーキテクチャが確 立していない単電子回路についてこれを確立す ることを目的とする。その候補として本研究で はドミノ論理回路に着目した。ドミノ論理回路 はドミノ倒しの挙動を論理回路に見立てたもの である。ドミノのある 1 ピースが倒れた場合 論理“1”,倒れなかった場合“0”に対応付けて いる。「単電子ドミノ論理回路」においてドミノ 倒しの挙動を再現するために単電子振動子を用 いる。単電子ドミノ論理回路では電子トンネル という現象が発生した場合論理“1”,しなかっ た場合“0”とする。ドミノ倒しの挙動を連結し た単電子振動子を用いることで再現し、 OR,AND,XOR を設計することができる。単電 子振動子を複数個配列して、ある単電子振動子 で電子トンネルが発生するとそれによる電位変 化が隣接する単電子振動子に対して電子トンネ ルを誘発し、その繰り返しで電子トンネルによ る電位変化がドミノ倒しのように伝搬する。こ の伝搬を論理情報の伝搬として対応付ける。こ の波の伝搬方向を制御するために単電子回路の 1 つである単電子トラップを応用してスイッチ 回路を設計した。単電子ドミノ論理回路を応 用して全加算器などの計算機を設計する。 以前発表した複合型単電子ドミノ論理回路 は 2 つの入力のタイミングのズレによって正確 に論理計算が行うことができない。この欠点を 克服するために論理回路に入力される前にその ズレを解消する回路の設計が必要である。設計 した回路の構造を図 1 に示す。図 1 において 1 つの円が 1 つの単電子振動子を表し、四角は単 電子トラップを表す。図の説明を簡単にするた めXY座標平面にならい各素子に番号をつける。 例えばトリガ Ain と接続している単電子振動子 は(1,8)のように表す。図 1 の回路は二層構造で あり、(4,7)と(11,7)、(1,4)と(8,4)、(4,6)と(11,6)、 (7,4)と(14,4)のみがもう一方の層の素子と接続 している。各単電子トラップはスイッチ回路と して動作し(2,8)の単電子トラップは(3,6)を、 (6,8)は(5,6)を、(11,7)は(11,6)を制御している。 緑の点線で囲まれた部分は複合型単電子ドミノ 論理回路である。図 1 の回路への入力部(1,8) と(7,8)において入力のタイミングのズレがある 場合にそれを調整して論理回路の入力部である (2,4)と(6,4)へ入力がなされればこの回路は正常 に動作していることとなる。入力 A に対して入 力 B を遅らせて入力した場合の動作例を図 2 に 示す。図 2 からわかる通り、(1,8)と(7,8)ではズ レがあるが、(2,4)と(6,4)では同時に電子トンネ ルが発生して電位変化が発生していることから ズレがなくなっている。つまりこの回路は正常 動作をしていることがわかる。また、この回路 は再構築可能である、という特徴を持つ。この 回路の構造及びその特徴についての詳細は講演 にて述べる。 【参考文献】 [1]S. O’keefe, International Journal of Unconventional Computing, vol. 5, pp. 115-128, 2009. [2]大竹 他, 春季第 60 回応物講演会, 28a-B9-2, 2013. [3]大竹 他, 秋季第 73 回応物講演会, 20a-C11-1, 2013. 【謝辞】 本研究の一部は JSPS 科研費 若手(B)(24710149) の助成を受け実施された。