A 10nm high performance and low-power CMOS technology featuring 3rd generation FinFET transistors, Self-Aligned Quad Patterning, contact over active gate and cobalt local interconnects
暂无分享,去创建一个
C. Auth | V. Chikarmane | R. Heussner | C. Parker | A. Yeoh | P. Smith | S. Parthasarathy | G. Ding | W. Han | I. Jin | C. Pelto | L. Pipes | D. Bergstrom | M. Buehler | D. Hanken | M. Hattendorf | S. Joshi | K. Lee | M. Prince | S. Jaloviar | I. Post | D. Towner | Q. Fu | M. Haran | S. Rajamani | N. Bisnik | S. Kirby | C. Staus | J. D. Santos | A. Aliyarukunju | M. Asoro | V. Bhagwat | J. Birdsall | H. Gomez | H. Hiramatsu | B. Ho | S. Kosaraju | H. Kothari | G. Leatherman | J. Leib | A. Madhavan | K. Marla | H. Meyer | T. Mulé | A. Rahman | A. Saha | M. Sharma | V. Sharma | J. Shin | P. Sinha | M. Sprinkle | A. Amour | R. Suri | A. Tripathi | A. Tura | C. Ward | T. Mule | J. D. Santos