수퍼스칼라 마이크로프로세서용 세그먼트 디스크립터 캐쉬 제어 유닛의 HDL 모델링 ( HDL modeling of a segment descriptor cache control unit for superscalar microprocessor )