Reconfigurable digital signal processor based on task engine

본 발명은 태스크 엔진 기반의 재구성가능 디지털 신호 프로세서로서, 특정 태스크 수행을 빠르게 처리하기 위한 태스크 엔진과, 상기 태스크 엔진과 상기 디지털 신호 프로세서의 시스템 버스와의 데이터 통신을 중개하는 SRR(software routing register)과, 상기 태스크 엔진에 대해서 데이터 경로에 대한 연산을 제공하는 데이터 경로부와, 상기 디지털 신호 프로세서 내부의 로직을 제어하는 DSP 제어부와, 중앙 처리 기능을 수행하는 DSP 코어와, 상기 시스템 버스를 통하여 상기 DSP 코어와 상기 DSP 제어부에 데이터를 입출력하는 공유 메모리와, 상기 시스템 버스를 통하여 상기 태스크 엔진과의 데이터 입출력을 수행하는 메모리 뱅크를 포함하는 태스크 엔진 기반의 재구성가능 디지털 신호 프로세서에 관한 것이다. 본 발명에 따르면, 종래의 DSP 구조가 전체적으로 인스트럭션 세트와 연계된 아키텍쳐로 구성되어 있어서 MAC 변형이나 다른 기능의 추가에 한계가 있던 문제점을 개선하여 태스크 엔진을 DSP 내의 MAC 연산부와 연계 구현하여 DSP의 성능을 높이면서 태스크 엔진의 파라미터 설정이 가능하도록 하여 재구성가능한 기능을 가진다. DSP, 태스크 엔진, SRR(software routing register), RISC, 데이터 경로, 재구성가능(reconfigurable), PCMCIA 카드, 커넥터, RFU