웨이브 파이프라이닝을 위한 기술독립적 VLSI 논리합성

본 논문에서는 웨이브 파이브라이닝으로 구현되기에 적합하도록 회로를 합성하는 새로운 합성 알고리듬과 이를 이용한 합성 틀을 개발하여 이의 타당성을 검증하였다. 연구된 내용은 회로의 전체적 구조 정보를 조사하고 이를 이용하여 회로의 구조를 부분적으로 변환시킴으로서 웨이브 파이프라이닝에 적합한 회로를 합성하는 기법이다. 이 방법의 장점으로는 첫째, 회로의 전체적 구조 정보 조사시에 최적화 잠재력이 큰 불리안 성질을 이용한다는 것과, 둘째, 이를 회로 전체에 적용하지 않고 회로의 부분에만 한번에 한 노드 단위로만 적용함으로서 회로 전체 변환시 야기될 수 있는 부작용, 즉 변환전의 임계지연차보다 변환후의 임계지연차가 오히려 커지는 위험성을 매우 효과적으로 예측하여 방지할 수 있다는 것이다. 이 부분 변환 기법의 특성으로 인하여 이를 논리합성 단계에서 기술 독립적 단계에서 뿐만 아니라 기술 종속적인 단계에서도 사용이 가능하다는 것도 큰 장점이다. 이와 같은 특징들을 가지고 로직 균형잡기 합성을 수행하는 기법으로 본 논문에서는 회로내의 특정 경로들의 정적 신호부전달 특성을 이용하였다. 제안된 새로운 합성 기법은 기존 방법들의 문제점들을 극복할 수 있고, 웨이브 파이프라이닝의 장점을 극대화시킬 수 있다.