Automatische Synthese und Verifikation von RISC-Prozessoren