HEVC 4×4 IDCT/IDST를 위한 통합형 아키텍처 설계

본 논문은 HEVC 4×4 IDCT/IDST를 위한 통합형 아키텍쳐를 제안하여 면적을 줄이고자 한다. 4×4 IDCT와 4×4 IDST는 일반적으로 따로따로 만들어서 멀티플렉서로 연결하여 사용하나, 제안하는 아키텍쳐 구현에서는 두 블록을 합쳐서 곱셈기 등의 하드웨어 자원을 공유하여 면적을 줄였다. 0.18um 공정에서 합성한 결과 게이트 수가 약 2,795 게이트로 기존 아키텍쳐 대비 9.44% 감소함을 확인하였다.