선택적 취소 분기방식에 의한 ILP 프로세서의 분기손실 최소화

한 사이클에 다중명령(multiple instruction)이 이슈(issue)되어 명령어 수준에서 병렬처리(Instruction Level Parallelism, ILP)되는 고성능 ILP 프로세서에서는 파이프라인 해저드(pipeline hazard)가 발생하면 지속적인 파이프라인의 처리가 방해되어 처리 성능이 크게 저하된다. 특히 분기명령에 의해 야기되는 제어해저드(control hazard)로 발생하는 분기손실(branch penalty)은 프로세서의 성능을 저하시키는 주된 요인이 된다. 본 논문에서는 ILP 프로세서에서 분기손실을 최소화시키는 선택적 취소 분기(branch with selective squashing)방식을 제안한다. 제안된 방식은 다중 이슈되는 ILP 프로세서에서 지연슬롯에 스케쥴된 분기예측 경로의 명령을 분기의 결과에 따라 선택적으로 취소하여 분기손실을 줄인다. 컴파일러의 스케쥴과정에서 스케쥴하지 못하고 남은 분기 지연슬롯에 분기예측된 명령을 스케쥴하고 분기예측이 표시된 취소비트와 예측비트를 입력으로 받는 하나의 취소 디코더(squashing decoder)와 몇개의 분기취소 비트 큐(branch squashing bit queue)를 설계한다. 다양한 테스트 프로그램들에 대해 시뮬레이션하고 각 분기처리 방식과 성능을 비교하여 제안된 선택적 취소 방식의 타당성을 입증한다.