4-비트 리코딩 기법을 이용한 64-b x 67-b 병렬 승산기 설계 ( A Design of 64-b x 67-b Parallel Multiplier using 4-bit Recording Scheme )