Mikroelektronische Realisierung von künstlichen neuronalen Netzen/ Microelectronic Realizations of artificial neural networks

Speziell entwickelte Hardware ist die Voraussetzung für die Evaluierung des Nutzens künstlicher neuronaler Netze. Die vielfältigen Formen der mikroelektronischen Realisierung von künstlichen neuronalen Netzen werden den heutigen Anwendungserfordernissen gerecht und erlauben den Entwurf anwendungsspezifischer VLSI-Bausteine. Die sich abzeichnenden neuronalen Einsatzgebiete bei autonomen Robotern oder Mensch-MaschineSchnittstellen erfordern jedoch die Integrationsdichten der nächsten Technologie-Generation.

[1]  H. Graf,et al.  A CMOS associative memory chip based on neural networks , 1987, 1987 IEEE International Solid-State Circuits Conference. Digest of Technical Papers.

[2]  Lawrence D. Jackel,et al.  VLSI implementation of a neural network memory with several hundreds of neurons , 1987 .

[3]  Mw Hirsch,et al.  Network Dynamics: Principles and Problems , 1991 .

[4]  H.P. Graf,et al.  A reconfigurable CMOS neural network , 1990, 1990 37th IEEE International Conference on Solid-State Circuits.

[5]  Yuzo Hirai,et al.  Hardware implementation of neural networks in Japan , 1993, Neurocomputing.

[6]  Klaus Schumacher,et al.  VLSI technologies for artificial neural networks , 1989, IEEE Micro.

[7]  H. Shinohara,et al.  A refreshable analog VLSI neural network chip with 400 neurons and 40 K synapses , 1992 .

[8]  W. Pitts,et al.  A Logical Calculus of the Ideas Immanent in Nervous Activity (1943) , 2021, Ideas That Created the Future.