VHDL 어의 문법의 정적 검사에 관한 연구 ( A study on the static checking of VHDL semantics )