Design of novel memory circuit for single-electron DOMINO logic system

【背景・目的】近年、CMOSFET を利用した集積回路の 微細化の限界が近付いている。この解決策として単電子 回路が注目されている。単電子回路は量子力学的効果を 利用して動作する回路であり、電子 1個単位で駆動する。 単電子回路に関する研究は盛んに行われているが、未だ にその情報処理のアーキテクチャは確立していない。そ こで本研究では単電子回路にとって最適なアーキテク チャを確立することを目的とする。その候補としてドミ ノ論理回路に注目した。ドミノ論理回路はドミノ倒し の挙動を論理回路に見立てたもので、ドミノのある 1 ピースにおいて倒れた場合論理“1”,倒れなかった場合 “0”に対応付けている。ドミノの挙動の特徴として「一 定速度で進む」と「正面衝突すると止まる」を挙げる。 この挙動を再現するために本研究では、単電子回路の 1 つである単電子振動子に注目した。単電子振動子はバイ アス電圧,抵抗体,トンネル接合を直列に接続すること で構成される回路で、閾判定素子である。バイアス電圧 によってチャージされ、その電荷が閾値を越えると電子 が 1つトンネル接合をトンネルして、電位が急激に変化 する。バイアス電圧の極性を交互に反転させた単電子振 動子をコンデンサを介して配列する。この状態でトリガ によってある単電子振動子において電子トンネルを発 生させると、それによる急激な電位変化が隣接する単電 子振動子のトリガとなり電子トンネルを誘発する。この 繰り返しの結果、電子トンネルによる急激な電位変化が 波のように伝搬する。本研究では、この電位の変化の有 無を論理回路に見立てる。すなわち電子トンネルが発生 した時論理“1”,しない場合“0”とする。ドミノ論理 回路の挙動を単電子振動子で再現した回路を単電子ド ミノ論理回路とし、これを計算機へ応用する。そのため に単電子ドミノ論理回路を用いて OR,AND,XOR,NOT を設計した。 【シミュレーション】単電子振動子は電子トンネルによ る電位変化の後、バイアス電圧によって再びチャージさ れて電子トンネル発生前の状態に戻る。単電子回路によ る計算機の出力部において、これは論理情報が時間経過 によって失われることを意味する。これを解決するため に単電子回路における論理情報、すなわち電子トンネル の発生の有無を保存するメモリを設計する必要がある。 そこで、単電子ドミノ論理回路による計算機のメモリの 設計を今回の目的とする。単電子振動子は電子トンネル が発生してから一定時間経過した後、再び電子トンネル が発生できる状態に戻るので、ループ状に連結した単電 子振動子に波を入れることで、波が回路をループして電 子トンネルを発生させ続けることができる。このループ 状メモリ回路を設計するために、単電子振動子と共に単 電子回路の 1つである単電子トラップを用いた。単電子 トラップはバイアス電圧 Vd とコンデンサ、そしてトン ネル接合を 2つ直列に接続した回路である。図 1 にその 構造と、Vd を上げた後再び元の値まで下げた場合の出 力電圧 Vnの変化を示した。図 1 からわかる通り、単電 子トラップはヒステリシス特性を持つ。Vd を上げた場 合と下げた場合の Vnがたどる経路の模式図は図 1に示 した。単電子トラップと単電子振動子をコンデンサを介 して接続する。これにより単電子振動子の電子トンネル による電位変化の影響が単電子トラップに及ぶ。Vdを 図 1における2の値に設定して隣接する単電子振動子 に入力を与えることで、Vnの値が A点と B 点で交互に 反転する。Vnの極性によって他の単電子回路のバイア ス電圧の値を変えることで、波の伝搬する方向を制御す るスイッチ回路となる。このスイッチ回路を応用してル ープ状メモリ回路を設計した。設計した回路の構造と動 作を図 2に示す。図 2 において 1 つの円が 1 つの単電子 振動子を表し、四角形は単電子トラップである。それぞ れの接続はコンデンサを介して行われている。ループ状 メモリ回路の各素子に XY座標平面にならい番号を付 ける。例えば INPUT が接続されている単電子振動子は (2,8)のように表す。入力部(2,8)とループ部分の(5,7)の電 位変化を図 2に示した。1回目の入力で波がループし“1” の状態になり、2回目の入力で波のループが止まり“0” の状態になったことが、ループ部分の(5,7)の電位変化か らわかる。こうして単電子ドミノ論理回路でのメモリが 設計された。詳しい動作原理は講演にて発表する。 【参考文献】 [1]S. O’keefe, International Journal of Unconventional Computing, vol. 5, pp. 115-128, 2009. [2]大竹 他, 春季第 60回応物講演会, 28a-B9-2, 2012. 【謝辞】 本研究の一部は JSPS 科研費 若手(B)(24710149)の助成 を受け実施された。