Built - In Test를 爲한 LSI / VLSI 回路分割

本 論文에서는 VLSI 回路에 Built-In Test 方式을 適用할 경우 一括 test가 可能하도록 回路分割하는 方法을 提案한다. 이 方法은 分割된 각 module을 한개씩 test할 필요가 없고, pipeline 방식으로 一括 test를 수행하므로 test시간과 test를 爲한 附加回路의 量을 상당히 줄일 수 있다.