Une nouvelle methodologie de caracterisation de l'integrite du signal en cmos submicronique profond

Avec l'evolution technologique vers les petites dimensions, la multiplication des niveaux de metallisation, la densite d'interconnexion croissante et l'augmentation des vitesses de fonctionnement, l'integrite du signal devient une des preoccupations majeures des concepteurs de circuits integres. Notre memoire decrit une methodologie de caracterisation des phenomenes parasites dans les circuits cmos submicronique, basee principalement sur la mise au point d'un systeme de mesure a echantillonnage totalement integre sur la puce. Les premiers chapitres sont consacres a l'etude des modeles d'interconnexion et de transistors mos depuis les technologies conventionnelles jusqu'au submicronique profond, illustres par divers resultats experimentaux. Des motifs specifiques de caracterisation de modeles statiques et dynamiques sont decrits. Une methode novatrice de mesure temporelle de signaux parasites ultra rapides est proposee au chapitre 4. Au fil des chapitres 5 et 6, notre systeme de mesure evolue vers un motif optimise pour la caracterisation de l'integrite du signal, aisement adaptable et transferable a tous types de technologies cmos.