Caractérisation des effets thermiques et des mécanismes de défaillance spécifiques aux transistors bipolaires submicroniques sur substrat InP dédiés aux transmissions optiques Ethernet à 112 Gb/s

Ces travaux de theses presentent un protocole experimental d’evaluation de la fiabilite des transistors bipolaire a double hetero-jonction submicroniques sur substrat InP. Les mecanismes de defaillances observes ont ete mis en evidence grâce a ce protocole qui presente trois etapes : activation, detection et localisation des mecanismes de defaillance. Les tests de vieillissement accelere ont ete realises sur les TBH de structure hexagonale avec une base en InGaAs ou en GaAsSb ainsi que les structures TLM. Grâce a l’analyse electrique via la modelisation compacte, nous etablissons les premieres hypotheses sur l’origine physique des mecanismes de degradation. Pour les transistors avec une base InGaAs, par exemple, les mecanismes de defaillance mis en evidence sont localises:- A la peripherie d’emetteur entrainant ainsi une augmentation du courant de base pour VBE 0,6 V et 0.2 0,8 V. Cette diminution du courant est plus visible sur le courant de collecteur.Ces hypotheses ont ete validees avec l’analyse physique 2D avec le logiciel TCAD Sentaurus. Des signatures electriques similaires ont ete observees dans la bibliographie par de plusieurs auteurs.