RISC 프로세서를 위한 On - Chip Instruction Cache의 설계

본 논문에서는 RISC 프로세서를 위한 On-Chip Instruction Cache Memory의 설계에 대하여 논하였다. 본 On-Chip Instruction Cache는 그 크기가 512 byte이고 direct-mapped cache이며, 총 16개의 block을 가지고 있고 각 block은 8개의 sub-block으로 나뉘어져 sub-block 단위의 전송을 한다. Cache의 크기가 비교적 작고, sub-block 단위의 전송에 따른 예상되는 miss 율의 증가는 2-단계 cache 전략과, miss 시 fetch-back-3-word ’ 방법을 사용함으로써 완화 시킬 수 있으리라 기대된다. 본 cache는 128 × 32 bit 의 Instruction Array와 16 × 32 bit 의 Tag Array 가 모두 CMOS SRAM 으로 구성되었으며, direct-mapping 방식이므로 non-overlapped 2 phase clock 동안 빠른 miss/hit detect 및 명령어 접근이 가능하다. 이의 구현은 SUN workstation 상의 layout tool 인 Magic 으로 2-μ rule 공정 규칙에 따라 layout 하였다.