대규모 배열논리 설계에 효과적인 고속 다이나믹 CMOS PLA

본 논문에서는 동작속도가 빠르고 안정된 동작을 하며 대규모 배열논리 회로 설계에 적합한 다이나믹 CMOS PLA를 제안한다. 제안한 다이나믹 CMOS PLA에서는 AND 평면과 OR 평면의 클럭간에 시간지연을 주므로써 시차문제를 해결한다. 시간지연을 주기 위하여 AND 평면에서 가장 긴 지연을 갖는 적항선과 동일한 구조의 소자를 사용하므로써, 지연소자의 설계및 실현이 간단하고, 정확한 지연시간으로 회로동작이 안정된다. 제안한 다이나믹 CMOS PLA는 입력선과 출력선이 증가하여도 그에 따른 스위칭 지연이 크게 영향을 받지 않는다. 제안된 다이나믹 CMOS PLA는 SPICE에 의한 회로 시뮬레이션을 통하여 회로가 안정된 동작을 하며 빠른 회로동작이 가능함을 확인한다.