文
论文分享
演练场
杂货铺
论文推荐
字
编辑器下载
登录
注册
A 0 . 2 GHz to 4 GHz Hybrid PLL ( ADPLL / Charge-Pump-PLL ) in 7 nm FinFET CMOS Featuring 0 . 619 ps Integrated Jitter and 0 . 6 us Settling Time at 2 . 3 mW
复制论文ID
分享
摘要
作者
参考文献
暂无分享,去
创建一个
R. Staszewski
|
Chih-Hsien Chang
|
Tsung-Hsien Tsai
|
Ruey-Bin Sheen
保存到论文桶