Optimierung von kontrollflußorientierten VHDL-Beschreibungen