Electronic circuits including a mosfet and a dual-gate jfet

신호 증폭을 포함한 다양한 애플리케이션을 위한 전자 회로 및 방법이 제공된다. 예시적 전자 회로는 캐스코드 구성(cascode configuration)으로 된 MOSFET과 이중-게이트 JFET을 포함한다. 이중-게이트 JFET은 채널의 위와 아래에 배치된 탑 게이트 및 바텀 게이트를 포함한다. JFET의 탑 게이트는, MOSFET의 게이트를 제어하는 신호에 의존하는 신호에 의해 제어된다. JFET의 바텀 게이트의 제어는 탑 게이트의 제어에 의존적이거나, 탑 게이트의 제어와는 독립적일 수 있다. MOSFET 및 JFET은, 게이트 폭과 같은 상이한 치수로, 동일한 기판 상에서 별개의 컴포넌트로서 구현될 수 있다.