论文信息 - 모바일 그래픽 응용을 위한 파이프라인 구조 특수 목적 연산회로의 하드웨어 설계

모바일 그래픽 응용을 위한 파이프라인 구조 특수 목적 연산회로의 하드웨어 설계

3차원 그래픽 API인 OpenGL과 Direct3D를 효율적으로 처리하기 위해 sine, cosine, 역수, 역제곱근, 지수 및 로그 연산을 처리하는 부동소수점 연산회로를 설계하였다. 고속 연산과 2 ulp 보다 작은 오차를 만족시키기 위해 2차 최대최소 근사 방식과 테이블 룩업 방식을 사용하였다. 설계된 회로는 65nm CMOS 표준 셀 조건에서 2.3-ns의 최대 지연시간을 갖고 있으며, 약 23,300 게이트로 구성된다. 최대 400 MFLOPS의 연산 성능과 높은 정밀도로, 설계한 연산회로는 3차원 모바일 그래픽 분야에 효율적으로 적용 가능하다.

최병윤

[1] Lee-Sup Kim,et al. A minimized hardware architecture of fast Phong shader using Taylor series approximation in 3D graphics , 1998, Proceedings International Conference on Computer Design. VLSI in Computers and Processors (Cat. No.98CB36273).

[2] Javier D. Bruguera,et al. High-speed function approximation using a minimax quadratic interpolator , 2005, IEEE Transactions on Computers.

[3] 이종혁. 리모트 컨트롤 앱세서리 설계 및 구현 , 2013 .

[4] M. Roorda. Method to reduce the sign bit extension in a multiplier that uses the modified Booth algorithm , 1986 .

[5] Lee-Sup Kim,et al. An Energy-Efficient Mobile Vertex Processor With Multithread Expanded VLIW Architecture and Vertex Caches , 2007, IEEE Journal of Solid-State Circuits.

[6] 김봉현. 외부 자극에 따른 부비동과 포먼트주파수와의 상관성 분석 , 2013 .

[7] Stuart F. Oberman,et al. A high-performance area-efficient multifunction interpolator , 2005, 17th IEEE Symposium on Computer Arithmetic (ARITH'05).

[8] Ping Tak Peter Tang. Table-driven implementation of the logarithm function in IEEE floating-point arithmetic , 1990, TOMS.