다중프로세서 모듈의 시스템 버스 인터페이스에 관한 연구

본 논문에서는 Tightly Coupled Processor 구조의 Single Bus를 시스템 버스로 채택 하였으며, 시스템 버스 인터페이스는 펜디드(pended) 프로토콜에 따라 로직 설계를 하였다. 버스 인터페이스의 서브 블록은 5 개의 소블록으로 나누어 로직을 설계하였다. 회로는 Valid GED상에서 디자인 하였으며, Rapidsim으로 로직 시뮬레이션을 수행하여 회로가 정상 동작함을 검증하였다.