DSP having wide memory bandwidth and DSP memory mapping method

넓은 메모리 밴드위스를 갖는 DSP 아키텍쳐 및 그 메모리 맵핑 방법이 개시된다. 본 발명의 DSP 아키텍쳐는 제1 통신 포트와 연결되고 DSP 아키텍쳐의 제1 로우 방향으로 배열되는 제1, 제2 및 제3 메모리 소자들과, DSP 아키텍쳐의 제1 로우 방향 아래로 제2 로우 방향으로 배열되는 제4 메모리 소자, 연산 소자 및 제5 메모리 소자들과, 그리고 제1 통신 포트와 연결되고 DSP 아키텍쳐의 제3 로우 방향으로 배열되는 제6, 제7 및 제8 메모리 소자들을 포함한다. 연산 소자는 상기 제1 내지 제8 메모리 소자와 상호 연결된다. DSP 아키텍쳐는 연산 소자를 중앙에 배치하고 연산 소자와 연결되는 제1 내지 제8 메모리 소자들이 하나의 배열 단위 소자를 구성하여, 배열 단위 소자가 DSP 아키텍쳐의 로우 방향들과 칼럼 방향들로 배열된다. 따라서, 본 발명에 의하면, DSP의 연산 소자와 메모리 소자들 사이에 넓은 데이터 밴드위스를 갖기 때문에, 데이터 처리시 메모리 억세스 횟수를 줄일 수 있어서 고해상도의 동영상과 같은 높은 데이터 레이터(data rate)를 갖는 데이터 처리에 적합하다.