히스테리시스 전류제어 인버터의 FPGA기반 스위칭 주파수 제한기 구현

인버터 출력전류의 히스테리시스 제어는 히스테리시스 밴드를 결정할 때 시스템의 파라미터와 선원전압 그리고 소자의 최소 on/off 시간을 고려해 주어야 안정된 동작을 보장할 수 있다. 이러한 히스테리시스 제어에서는 스위칭 소자의 보호를 위해 별도의 주파수 제한기(lock-out)가 사용된다. 일반적으로 소자보호용 주파수 제한 회로는 D-Latch와 타어머를 사용함으로써 스위칭 시간의 지연이 나타나고 이로 인해 출력전류에는 고조파성분이 많아진다. 본 논문에서는 히스테리시스 전류제어 특성과 주파수 제한기의 역할을 알아보고, FPGA 기반에서 히스테리시 제어와 주파수 제한을 위한 디지털 회로를 구현하고, 부하의 변화에 둔감하면서 스위칭 소자의 최소 도통 및 차단 시간을 보장하여 안정된 동작을 하는 주파수 제한기를 설계하여 히스테리시스 전류제어 특성을 기존의 방영과 성능을 비교해 본다.