고속 저전력 동작을 위한 개방형 파이프라인 ADC 설계 기법

본 논문에서는 고속, 저전력 8-비트 ADC를 설계하는 기법들을 제안하였다. 비교적 적은 전력 소모를 가지면서 고속으로 동작 시키기 위해 기존의 파이프라인 구조인 MDAC를 이용한 폐쇄형 구조 대신에 개방형 구조를 채택하였다. 또한 Distribured THA와 캐스캐이드 형태의 구조를 이용하여 높은 샘플링 속도에 최적화 하였다. 제안한 각 단의 크로싱 지점을 판별하는 기업은 증폭기의 개수를 줄일 수 있도록 함으로서 저전력과 좁은 면적의 ADC 구현을 가능하게 하였다. 모의 실험 결과 500-㎒의 샘플링 속도와 1.8V 전원 전압에서 테스트에 필요한 디지털 회로까지 포함, 210mW의 전력을 소비함을 확인 할 수 있었다. 또한 l.2Vpp(Differential) 입력 범위와 200-㎒ 까지의 입력 주파수에서 8-비트에 가까운 ENOB를 가짐을 올 수 있었다 설계된 ADC 는 O l8|4m 6-Me ω 1%ly CMOS 공정을 이용 , 900㎛×500㎛의 면적을 차지한다.