Simulated Annealing의 개선과 VLSI 디자인에의 적용