Description et simulation mixte analogique-numérique: analyse de VHDL analogique, réalisation d'un simulateur mixte. (Mixed analog-digital description and simulation: Study of analog VHDL. Implementation of a mixed simulator)

Les outils informatiques prennent une place de plus en plus importante dans la conception de circuits VLSI. Les langages de description de materiel constituent l'interface entre ces outils et les utilisateurs. Parmi ceux-ci, il existe un standard qui est VHDL, destine a la description de systemes numeriques. Actuellement une extension analogique est en cours de normalisation. Les deux premiers chapitres de cette these sont consacres l'un aux langages de description de materiel et a une presentation de VHDL, ainsi que des remarques et analyses a propos de son extension analogique. Le second theme de cette these est la mise en evidence de l'importance de la simulation en mode mixte numerique-analogique. Le troisieme chapitre presente les principes generaux de la simulation mixte; differentes implementations de simulateurs mixtes sont presentes. Enfin, le dernier chapitre est consacre a la realisation d'un simulateur mixte dont la partie numerique est un simulateur VHDL. Cette realisation repose sur une approche de description qui permet d'utiliser la souplesse de description structurelle de VHDL pour des systemes analogiques et mixtes