1.8V-3㎓ CMOS 주파수 합성기의 설계

이 논문은 1.8V-3㎓ CMOS LC Oscillator를 이용한 주파수 합성기의 설계를 기술한다. 제안된 Spiral inductor를 이용한 VCO는 기존의 VCO에 비해 낮은 전력과 높은 Quality Factor Q값을 가지면서도 고속으로 흉작하고 또, Control Voltage 대 주파수의 관계에서도 좋은 선형성을 얻을 수 있었으며, 이를 이용한 주파수 합성기의 설계에서는 내부 Noise에 강한 면역성을 갖도록 하기 위해 완전 차동 모드로 설계하였다. 설계한 주파수 합성기는 0.18um CMOS 표준공정으로 Spectre 모의실험을 통하여 3㎓에서 3.0usec의 Locking time을 얻을 수 있었고, 최대 동작 주파수에서 10㎽의 진력을 소모한다.