메모리의 고장과 결함 검출 가능한 BIST 회로의 설계 ( A Design of Fault and Defectable BIST Circuit for Memories )