Self-Linearized Pre-amplifier 를 이용한 8-bit 500MSPS Cascaded-Folding Cascaded-Interpolation CMOS ADC

본 논문에서는, 1.8V 8-bit 500MSPS CMOS A/D 변환기를 제안한다. 8-bit 해상도, 고속의 샘플링과 입력 주파수, 그리고 저 전력을 구현하기 위하여 Cascaded-Folding Cascaded-Interpolation type으로 설계되었다. 또한 본 논문에서는 A/D 변환기의 전체 성능을 향상 시키기 위해서 source degeneration 기법을 이용한 Self-linearized pre-amplifier 와 새로운 Folder averaging 기법을 사용하였다. 본 논문에서는 1.8V의 공급전압을 가지는 0.18㎛ 1-poly 4-metal N-well CMOS 공정을 사용하였고, 소비전력은 200mW였으며, 유효 칩 면적은 0.79㎟ 이다. 실제 제작된 칩은 측정결과 DNL과 INL은 각각 ±0.6/±0.6LSB 로 나타났고 SNDR은 47.05dB 로 측정 되었다.