Architektur für das echtzeitfähige Debugging ausführbarer Modelle auf rekonfigurierbarer Hardware

Aufgrund steigender Grose und Komplexitat FPGA basierter Systeme sind diese immer schwieriger zu debuggen und zu testen. Der Hauptgrund hierfur besteht in der starken Parallelisierung und dem begrenzten Zugriff auf interne Signale. In diesem Beitrag wird daher ein durchgangiges Konzept und eine Architektur zum modellbasierten Debugging in Echtzeit auf FPGAs vorgestellt. Durch den modellbasierten Ansatz kann der Entwickler auf einer abstrakten Ebene entwickeln, Fehler detektieren und entfernen. Das Design wird zum Debuggen automatisiert verandert und erganzt, um das Aufzeichnen von Signalen auf dem FPGA in Echtzeit zu erlauben. Die Architektur auf dem FPGA ermoglicht dabei, die Datenmenge durch intelligente Komprimierungsalgorithmen zu verringern, bevor Sie zum PC ubertragen wird, wodurch die beschrankten Ressourcen auf dem FPGA in Bezug auf Speicherplatz und Bandbreite optimal genutzt werden konnen. Weiterhin stehen auf der Hardwareseite durch eine modulare Architektur verschiedene Moglichkeiten zur Speicherung der Daten und zur Ubertragung zum PC zur Verfugung. Die Architektur ist durch ihren Aufbau in VHDL und ihre Modularitat nahezu unabhangig vom FPGA-Typ. Auf dem PC werden die Daten weiterverarbeitet und aufbereitet wieder im Modell dargestellt. Das Konzept erlaubt dem Entwickler auf Modellebene das System zu beobachten und das Debugging uber ein grafisches Interface zu beeinflussen. Dabei konnen u.a. Zeitpunkte und Bedingungen zum Aufzeichnen im Modell dynamisch festgelegt, sowie die Ausfuhrung direkt gesteuert werden.