Prolog 를 이용한 게이트 레벨 시뮬레이션

본 논문에서는 3개의 논리 상태와 6개의 논리값을 사용한 게이트 및 신호선 모델링 방법을 제안한다. 그리고 기존 시뮬레이터로서 시뮬레이션이 어려운 부분회로를 Prolog의 특징을 이용하여 시뮬레이션하기 위한 부분회로 시뮬레이션 방법을 제안한다. 즉, 진리표 또는 특성표로서 나타낼 수 있는 논리회로는 대상회로에 대한 입출력 진리표를 시뮬레이터에 입력시켜 주므로써 시뮬레이션을 수행하는 방법이다. 또한, 시뮬레이션 알고리즘은 스케쥴러(Scheduler)을 이용한 Event Scheduling 방법을 사용한다. 게이트 레벨 시뮬레이션을 수행하기 위하여 본 논문에서는 제안한 게이트, 신호선 모델링 방법과 부분회로 시뮬레이션 방법 및 시뮬레이션 알고리즘은 VAX 11/750의 UNIX O. S. 에서 CProlog를 사용하여 실현한다.