Semiconductor memory device having a stacked memory cell and method for manufacturing a stacked memory cell

서로 다른 층에 형성된 복수개의 컨트롤 트랜지스터들과 상 변화 물질로 이루어진 가변저항소자로 구성된 상변화 메모리 셀을 구비하는 반도체 메모리 장치 및 상 변화 메모리 셀의 형성 방법이 개시된다. 본 발명의 실시예에 따른 상 변화 메모리 셀은 서로 다른 층에 형성된 복수개의 컨트롤 트랜지스터들 및 상 변화 물질로 이루어진 가변저항소자를 구비한다. 상기 컨트롤 트랜지스터들의 숫자가 2일 수 있다. 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 글로벌 비트라인, 상기 글로벌 비트라인에 대응되는 로컬 비트라인 선택회로에 의하여 연결되거나 차단되는 복수개의 로컬 비트라인들 및 상기 각각의 로컬 비트라인에 연결되어 데이터를 저장하는 복수개의 상 변화 메모리 셀 그룹들을 구비한다. 상술한 바와 같이 본 발명에 따른 반도체 메모리 장치는 서로 다른 층에 형성된 복수개의 컨트롤 트랜지스터들과 상 변화 물질로 이루어진 가변저항소자로 구성된 상변화 메모리 셀을 구비함과 동시에 비트라인을 글로벌 비트라인과 로컬 비트라인으로 구분하여 계층적 비트라인(Hierarchical bit line)구조를 구현함으로써 집적도를 개선하고 상 변화 메모리 셀에 흐르는 전류를 증가시킬 수 있는 장점이 있다.