Verification assertion dans des circuits integres

La presente invention concerne un systeme sur puce (SoC) avec des modules a fonctionnalite reconfigurable, utilisant ces modules pour configurer un circuit permettant d'effectuer une verification d'assertion. Cette invention concerne aussi bien la verification d'assertion rapide que la verification d'assertion continue en une seule etape (CSS). La verification de divers noyaux a l'interieur du SoC presente l'avantage d'etre effectuee simultanement, dans des sous-ensembles de l'ensemble complet d'assertion qui necessitent une verification. De meme que cette invention presente l'avantage d'utiliser une extraction et une injection de bit dans la verification d'assertion CSS, ce qui permet d'utiliser des registres relativement petits pour la verification d'assertion de chaque sous-ensemble d'assertion.